German Title: Entwicklung und Test eines strahlenharten Auslesechips für das äußere Spurkammersystem des LHCb-Detektors

Preview

PDF, English Download (4MB) | Terms of use

Abstract

The reconstruction of charged particle tracks in the Outer Tracker detector of the LHCb experiment requires to measure the drift times of the straw tubes. A Time to Digital Converter (TDC) chip has been developed for this task. The chip integrates into the LHCb data acquisition schema and fulfils the requirements of the detector.The OTIS chip is manufactured in a commercial 0.25µm CMOS process. A 32-channel TDC core drives the drift time measurement (25ns measurement range, 390ps nominal resolution) without introducing dead times. The resulting drift times are buffered until a trigger decision arrives after the fixed latency of 4µs. In case of a trigger accept signal, the digital control core processes and transmits the corresponding data to the following data acquisition stage. Drift time measurement and data processing are independent from the detector occupancy. The digital control core of the OTIS chip has been developed within this doctoral thesis. It has been integrated into the TDC chip together with other constituents of the chip. Several test chips and prototype versions of the TDC chip have been characterised. The present version of the chip OTIS1.2 fulfils all requirements and is ready for mass production.

Translation of abstract (German)

Die Rekonstruktion von Teilchenspuren im äußeren Spurkammersystem des LHCb-Detektors erfordert die Messung der Driftzeiten in den Straw-Proportionalzählern. Hierzu wurde ein TDC (Time to Digital Converter) Chip entwickelt, der sich in das Datenerfassungsschema des LHCb-Experimentsintegriert und die Anforderungen des Detektors erfüllt. Der OTIS Chip ist in einem kommerziellen 0,25µm CMOS Prozess gefertig. Die totzeitfreie Driftzeitmessung mit einer nominellen Auflösung von 390ps und einem Messbereich von 25ns übernimmt der 32-Kanal TDC-Kern. Die gemessenen Driftzeiten werden bis zum Eintreffen einer Triggerentscheidung nach 4µs zwischengespeichert. Im Fall einer positiven Triggerentscheidung werden die entsprechenden Daten von der digitalen Steuereinheit des OTIS Chips aufbereitet und in einem LHCb konformen Datenformat an die weiterverarbeitende Elektronik gesendet. Den Spezifikationen entsprechend akzeptiert der OTIS Chip Triggerraten von bis zu 1,1MHz. Die Driftzeitmessung sowie die Datenverarbeitung im OTIS Chip sind unabhängig von der Kanalbelegung des Detektors. Im Rahmen dieser Arbeit wurde die digitale Steuereinheit des TDC Chips entwickelt und neben anderen Komponenten mit dem TDC-Kern in den OTIS Chip integriert. Verschiedene Testchips und Prototypen des TDCs wurden im Labor getestet. Die aktuelle Chipversion OTIS1.2 erfüllt sämtliche Anforderungen und ist bereit für die Serienfertigung.